第12代酷睿处理器：i9 12900K、i5 12600K评测_第2页_PCEVA,PC绝对领域,探寻真正的电脑知识

PCEVA,PC绝对领域,探寻真正的电脑知识 › 首页 ›原创评测› 精华 › 查看内容

内容展现
最新评论

第12代酷睿处理器：i9 12900K、i5 12600K评测

2021-11-4 21:00| 发布者: 橙黄鼠标| 查看: 58384| 评论: 21|原作者: 橙黄鼠标

摘要：英特尔于北京时间10月28日正式发布第12代酷睿处理器，再次打出了“全球顶级游戏处理器”的称号，上次用这个称号的还是第10代酷睿处理器，而10代酷睿处理器和锐龙3000的游戏性能竞争结果，想必大家都心中有数。这次英 ...

架构介绍

第12代酷睿处理器核心代号“Alder Lake-S”，采用“Golden Cove”和“Gracemont”两种架构的混合设计，是英特尔最近10年最大的架构变革。英特尔将“Golden Cove”核心称做“P-Core”，意指“Performance Core（性能核）”，专为单线程和轻度多线程而优化，提高游戏性能和生产力性能。“Gracemont”核心则被称做“E-Core”意指“Efficient Core（能效核）”，为提高多线程性能而优化，降低后台任务对前台应用的影响。

P-Core（性能核）支持超线程设计，一个核心有两个线程；E-Core（能效核）不支持超线程设计，一个核心仅有一个线程。两者之间的混合搭配，具有更强的灵活性，可灵活的使用在移动平台甚至低功耗移动平台。在桌面平台，混合架构的搭配同样灵活。酷睿i9 12900K采用8P+8E设计，酷睿i7 12700K采用8P+4E设计，酷睿i5 12600K采用6P+4E设计。

Alder Lake-S的混合架构设计很容易让玩家联想到ARM架构的大小核设计，但英特尔表示这有本质上的不同。ARM架构的大小核是为了省电而设计，Alder Lake-S的混合架构则是优化单核性能和多核性能，一方面减少后台任务对前台应用的影响，让P-Core达到更高的睿频；一方面在保持能效比的前提下，提升处理器多核性能。总的来说，E-Core的存在是一种为性能而优化的取舍，强调能效比的同时最大化单核性能和多线程性能。

要达到以上目标，英特尔还需要精确调配核心与应用的分配。过去，这项任务通常通过系统完成。现在，这项任务通过硬件和软件共同完成。英特尔在Alder Lake-S核心中内嵌了一个控制器，叫Intel Thread Director（ITD线程调度器），它可以实时反馈处理器的前端负载、缓存队列、解码器负载、分支预测、读取储存单元状态等给Windows 11判断，再由系统对负载进行调度，整个流程仅需短短的30微秒完成，而单纯依靠系统完成，这个过程需要100微秒以上。

举个例子，当用户使用PR剪辑视频时，开始阶段由处理器P+E Core处理。这时候进入导出渲染阶段，用户点开了LR制作封面或其他图片，PR由前台转入后台，E-Core全面接手，P-Core则负责LR的图像编辑任务，这样保证了工作的继续进行，同时也不会让前台任务出现卡顿，带给用户最佳的使用体验。

英特尔将P-Core的Golden Cove架构誉为未来十年里处理器的算力跃进，推高了处理器单核性能的天花板并降低延迟。Golden Cove架构有三个亮点可以总结：更宽、更深、更智能。

前端指令解码器由4位增至6位，每周期解码宽度从16Bit提升到32Bit，分支预测器也更智能、更精确，与其配合的是更大的L1指令转换缓冲条目（iTLB），4K条目由128个提升至256个，2M/4M条目由16个提升至32个，L2分支目标缓冲器（L2 BTBs）也从原来的5K条目增加至12K，是目前业内最大的（Zen 3：6.5K）。微操作缓存（Op-cache）队列也提升至8个，单线程条目数由70条增加至144条，多线程条目数由70条提升至72条。

重命名/重定位寄存器每个时钟周期可接收6个微操作（OPs），执行发射端口由每周期10个提升至12个（Zen 3为10个），重排序缓冲区（Reorder Buffer）也由352个条目增加至512个条目，是Zen 3架构的2倍，整数单元结构与上代基本保持一致，但数量有所不同，共有5组ALU单元和LEA单元，ALU和LEA单元相较Cypress Cove架构各增加一组。

浮点单元部分结构相差不大，但新增了两组加法专用运算器（FADD），用于接替乘积运算器（FMA）的轻载加法运算。专用单元（FADD）更节能且延迟更低。

缓存流水线中，AlderLake架构增加了一个Load（加载单元）&AGU（地址生成单元）的专用发射端口，每周期可执行加载操作从2次提升到3次。
*SAT=储存单元，Load=加载单元，AGU=地址生成单元

L2二级缓存容量从上代的每核心512KB提升至每核心1.25MB，未命中返回请求从32次提升至48次，有助于提高内存未命中转换TLB区的流水效率。同时英特尔特别提到了“Full-line-Write Predictive Bandwidth Optimization（流水线写入预测带宽优化）”，通过该项技术，Alder Lake可以避免不同核心对内存的重复读写。预计在DDR5上，Alder Lake在内存读写性能上会比AMD的对应产品，具备更高的读写性能。

L3三级缓存由P-Core和E-Core共享，i9总共配置了30MB三级缓存，i7配置了25MB三级缓存，i5配置了20MB 三级缓存。

其他部分，Alder Lake-S同时支持DDR4-3200MHz和DDR5-4800MHz内存，市面上的Z690主板会有DDR4插槽和DDR5插槽两种规格，购买的玩家需要认真看清楚，以免出现买了DDR5内存，却配了个DDR4主板的乌龙事件。在11代酷睿Rocket Lake架构中，英特尔推出了内存控制器的分频模式：Gear1和Gear2模式。12代酷睿Alder Lake-S同样采用相同设计，并且增加Gear 4模式，为以后的高频DDR5内存做准备。Gear 1模式基本对应DDR4 3200MHz-3600MHz档位，Gear 2对应DDR5-4800MHz-7200MHz，Gear 4对应7200MHz以上频率，短时间内Gear 4没有用武之地。基本是DDR4玩家用Gear 1，DDR5玩家用Gear 2的情况。

与内存相关的XMP技术也进化到了XMP 3.0规范。可能很多人不知道XMP技术其实是英特尔的专利技术，很多AMD平台XMP都会另起名字，比如叫D.O.C.P之类的，XMP的内存也会写“兼容”AMD平台，以此规避专利。

XMP 3.0支持3个厂商配置、2个玩家自定义配置，并且支持由玩家对XMP存档进行命名。什么意思呢？通常我们开XMP，一些高频内存会有两档频率配置，比如一档4800MHz，一档4400MHz之类的，XMP 3.0就能支持三个配置。玩家自定义配置，则是类似于海盗船这张截图所示，可以通过驱动自定义内存的XMP设定，方便玩家超频后将设定保存进内存，再也不需要刷SPD。

针对内存超频，英特尔还在12代酷睿上推出了“动态内存频率技术”，可以理解为内存的节能状态，有负载的时候内存频率提升到设定值，没有负载的时候，内存自动降低频率和电压到默认状态，以此降低发热和功耗。

Alder Lake-S拥有16条PCIe 5.0通道和4条PCIe 4.0通道，前者通常用于显卡的PCIe插槽，后者通常用于直连处理器的固态硬盘，另有8条DMI 4.0连接Z690芯片组，芯片组下行12条PCIe 4.0通道和16条PCIe 3.0通道。在12代酷睿和Z690平台上，大家可以看到PCIe 3.0、4.0、5.0共聚一堂的场面。另外目前PCIe 5.0的设备基本为0，包括固态硬盘、显卡最快都得明年推出，PCIe 5.0目前还是战未来的状态。

12代酷睿的功耗定义也有所不同，除了原有的PL1和PL2档位，新增一个Maximum Turbo Power（MTP）档位，i9 12900K=241W，i7 12700K=190W，i5 12600K=150W，实现性能最大化输出，预计大家拿到的零售主板，默认状态都会保持MTP档位。

本文导航

123 4 5 6 7 8 9 10 ... 12 / 12 页下一页

收藏邀请

本文版权归 PCEVA,PC绝对领域,探寻真正的电脑知识原作者所有转载请注明出处

发表评论

本文导航

最新评论