英特尔3D堆叠封装技术的更多细节_PCEVA,PC绝对领域,探寻真正的电脑知识

PCEVA,PC绝对领域,探寻真正的电脑知识 › 首页 ›业界动态› 新闻 › 查看内容

内容展现
最新评论

英特尔3D堆叠封装技术的更多细节

2019-2-28 17:57| 发布者: 绝对有料| 查看: 6793| 评论: 11|原作者: 绝对有料

摘要：在闪存3D化之后，电脑CPU也即将踏上立体堆叠的工艺节点。早在去年的架构日活动上英特尔便宣布了Foveros 3D封装技术，现在更多贴近细节的信息得到了披露。在整合核显之后，英特尔正计划将内存也加入到CPU当中来。... ...

在闪存3D化之后，电脑CPU也即将踏上立体堆叠的工艺节点。早在去年的架构日活动上英特尔便宣布了Foveros 3D封装技术，现在更多贴近细节的信息得到了披露。在整合核显之后，英特尔正计划将内存也加入到CPU当中来。

代号为Lakefield的客户端平台瞄准了轻薄设备，通过Foveros 3D封装将过去分离式的多个部件整合到单个SoC当中，使得OEM制造商可以推出更轻更薄的笔记本电脑或平板设备。

在视频介绍中，英特尔展示了一种4层堆叠的构型，位于最上方的两层是DRAM内存堆叠层，具体可达成的容量不明。这一设计酷似当前手机CPU普遍采用的PoP封装，将内存和处理器整合为一体，缩减了芯片的空间占用。对于次世代电脑来说，CPU中整合内存意味着可以取消内存插槽，虽然牺牲了部分扩展能力，但能够大幅降低主板空间占用，设备主板长度甚至可以控制到与一支笔相当的水平。

位于内存下方的处理器堆叠层同样具备了很大的变革。CPU和GPU预计将采用10nm工艺节点制造，CPU部分又分成Sunny Cove架构的高性能核心与若干低功耗小核。Gen11核显也将位于这一层当中。

位于最底层的芯片包含了Cache缓存以及IO控制部分，这里将采用22FFL工艺节点制造，使得芯片可以兼具低成本和低漏电率特性。

Lakefield整个芯片的外部尺寸仅有12 x 12mm，核心面积144mm2。作为对比，使用台积电7nm工艺制造的第三代锐龙的CPU部分核心面积为80.80mm2，IO部分的面积则是122.63mm2。

显然，英特尔Foveros 3D在核心面积控制上有很大的优势，不过3D堆叠封装技术也需面临散热问题，目前来看只适合于轻薄移动平台使用，短期内难以应用于桌面CPU。

收藏邀请

本文版权归 PCEVA,PC绝对领域,探寻真正的电脑知识原作者所有转载请注明出处

发表评论

最新评论